并行通信接口8255A
1.概述
8255A是可编程的通用并行输入/输出接口电路，是一片使用单一+5V电源的40脚的双列直插式大规模集成电路。内部结构框图如图6.38所示。它由3部分组成，即CPU接口、内部逻辑与外设接口部分。
CPU接口部分有数据总线缓冲器和读写控制逻辑。数据总线缓冲器是一个8位双向3态缓冲器，3态控制是由读写控制逻辑控制的。读写控制逻辑与CPU的6根控制线(RDWR、CS、A0、A1和RESET)相连接，控制8255A内部的各种操作。
内部逻辑部分有A组和B组控制电路。每组控制电路从读写控制逻辑接受各种命令，从内部数据总线接收控制字并发出适当的命令到各自相应的端口。也可以根据CPU的命令字对端口C的每一位实现按位“置位”或“复位”控制。
外设接口部分的3个端口A、B和C,经24根输入/输出端口线和外部设备相连接。引脚图如图6.39所示。
(1)8255A的特点
8255A的特点如下所述。输入/输出端口功能全部由程序选择。8255A有3个8位的输入/输出端口，即端口A、端口B和端口C。每个端口都有自己的特点。将A、B、C3个端口分成两组，A组包括A口及C口的高4位，共12位。B组包括B口和C口的低4位，共12位可进行控制。8255A有3种工作方式，即方式0、方式1和方式2。
C口可以进行位操作。8位的C口作为控制又可以分为两部分，每4位为一部分。这4
位可以作为每组状态位或控制位使用。这种功能是位操作功能，可用来“置位”或“复位”。
单电源+5V工作若采用CMOS产品，例如82C55A,工作电源可以为3V~6V。
(2)端口寻址
8255A中有3个输入输出端口，另外，内部还有一个控制字寄存器，所以共有4个端口。它们要由两个输入端来加以选择。这两个输入端通常接到地址总线的最低两位A0和A1。
A0、A1,和RD、WR及CS组合所实现的各种功能，如表6.3所示。